Versal 自适应计算加快平台 （ACAP） 将标量引擎 （Scalar Engine）、自适应引擎 （Adaptable Engine） 和智能引擎（Intelligent Engine） 与领先的存储器和交互技巧有机结合，从而为任何应用供给强大年夜的异构加快功能。Versal 架构 PCB 准则已基于前几代进行了精简，以便利 PCB 构造专业人员和硬件设计师应用。
Versal ACAP 中的配电体系
Versal ACAP 包含多条电源轨，每条电源轨都用于一项特定功能，如下表所示。如需懂得有关电源名称和电压电平的最新信息，请参阅《Versal AI Core 系列数据手册：DC 和 AC 开关特点》。
向下滑动查看Versal ACAP 主电源
实用于存储器接口的 PCB 准则
Versal 架构供给了与以下存储器架构连接的解决筹划：
? DDR4
? LPDDR4/4x
? RLDRAM3
? QDR-IV
所有接口的必须存储器布线准则：
1
剖断旌旗灯号走线长度时，请在布线束缚中包含封装延迟，除非另行指定。
2
雷同字节组中的 DQ 和 DQS 旌旗灯号应在雷同层级内从 Versal 器件布线到 DRAM/DIMM。按恰当方法在字节组内包含数据掩码 （DM）。
3
对于多插槽拓扑构造，从一个 DIMM 布线到另一个 DIMM 时，请勿更改层级。
4
旌旗灯号线必须布线于实体基准内电层上。请勿在闲暇处布线，如下图所示。
实体基准内电层上的旌旗灯号布线
5
请勿在基准内电层瓜分处布线，如下图所示。
基准内电层瓜分处的旌旗灯号布线
6
请将布线置于距离基准内电层和闲暇边沿至少 30 mil 外，但引出线区域除外。
引出线区域布线
7
对于双插槽 DIMM 拓扑构造，应将 DIMM #0 构造在离 ACAP 最远的连接器上，以降低 SI 反射的影响。DIMM#1 连接器应构造在离 ACAP 比来的处所。
8
对于应用地址镜像的蛤壳式设备，应确保两条芯片选择线路的终端均充分去耦，并且进出 VTT 的电层/走线厚度足够。
Versal 器件与封装之间的移植
封装移植的高层次目标是确保客户可以或许在任一管脚兼容封装内跨不合器件应用雷同 PCB。封装移植中存在严格的移植设计规矩，当前供给的大年夜部分封装都支撑在任一给定 Versal 产品组合内进行跨器件移植。但也有跨不合器件系列的封装可供给移植支撑。
? VSVA2197 和 VSVD1760：支撑在 Versal AI Core 系列与 Prime 系列内进行跨器件移植
? VFVF1760 和 VFVC2197：支撑在 Versal Prime 系列与 Premium 系列内进行跨器件移植
义务编辑：haq
